集 芯片图像采集、AI 智能识别、MOS 管自动提取、网表生成 于一体。 从芯片照片到 PCB 设计的完整工作流，AI 加速逆向效率提升 10 倍+。
从芯片图像到完整网表的全链路 AI 辅助设计工具链
内置向导式采集流程，支持 EDA 软件（Cadence 等）自动截图。通过 win32 API + PyAutoGUI 实现精确坐标定位和批量抓取，一键完成整颗芯片的分层图像采集。
基于 ONNX 深度学习模型实现 MOS 管（NMOS/PMOS）自动识别与分类。支持批量推理，毫秒级单张检测速度，准确率达行业领先水平，大幅减少人工逐个标注的工作量。
独立的 Joint（过孔/通孔）DNN 检测模型，精准定位金属层间连接点。结合连线追踪算法，自动还原芯片内部拓扑连接关系。
高性能 Qt Graphics Framework 渲染引擎，支持多边形、线条、MOS 管、连接器、标尺等 7 种图形元素。视口裁剪 + LOD 优化保证万级元素的流畅交互体验。
内置 CSF（Chip Netlist Format）文件解析器，完整支持导入/导出芯片网表数据。多策略导入适配不同来源的网表格式，自动映射到画布图形元素。
类似 CAD 软件的图层面板，支持 Metal-1/2/3、Poly、Diffusion 等多图层独立控制可见性、可选择性、颜色自定义。图层隔离编辑避免误操作。
AI 驱动的 PCB Trace 检测模型，自动识别电路板走线路径。结合图像分割算法提取导线骨架，为后续网表生成提供高质量输入数据。
统一的 5 标签页属性对话框，覆盖所有图形类型的元数据编辑：基本属性（ID/名称/描述）、位置尺寸、类型专属参数（如 MOS 管极性/引脚）、显示样式、用户自定义扩展字段。
无限级撤销/重做（Undo/Redo）机制，所有图形创建、编辑、删除、变换操作均可回溯。支持单步撤销和批量回退，保障设计过程的安全性。
从原始芯片到可生产网表的标准化流程
通过 ChipBuilder 向导从 EDA 软件自动截取芯片各层级图像，批量保存为标准格式
ONNX 模型批量推理，自动检测 MOS 管、过孔、走线等关键元件并标注分类
在 ChipDesigner 画布中查看 AI 结果，人工校验、补绘漏检、修正误判，完善拓扑连接
导出 CSF 格式网表或第三方 EDA 格式，直接用于后续 PCB 版图设计和生产制造
采用 Qt Graphics Framework 构建的专业级矢量画布渲染引擎， 通过视口裁剪（Viewport Culling）、细节层次（LOD）、防抖更新合并等多项优化技术， 在包含数万个图形元素的复杂芯片图中依然保持流畅的交互帧率。
完整的面向对象 Shape 类层次体系，每种图形类型均支持独立的属性编辑、 序列化持久化和渲染策略。满足芯片逆向工程中的各类标注需求。
根据团队规模和需求选择合适的方案
传统 EDA 工具侧重于「正向设计」（从原理图到版图），而 Chipper 专注于「逆向工程」（从芯片/PCB 照片还原网表）。它集成了 AI 自动识别能力，可以大幅加速从实物芯片到数字网表的逆向过程，是对传统 EDA 流程的补充而非替代。
Chipper 内置了预训练的 ONNX 模型，针对常见的 MOS 管布局模式进行了大量数据训练，在标准芯片图像上可获得较高的检测召回率。对于特殊工艺或非标准布局，我们提供模型微调服务和定制化训练支持。
目前主要支持 CMOS 工艺的数字芯片和混合信号芯片的逆向分析，涵盖 0.5μm 到 28nm 的常见工艺节点。对于模拟芯片、射频芯片等特殊类型，可通过定制化开发扩展支持能力。
原生 CSF 格式可直接在工具内使用，同时支持转换为 SPICE、Verilog NETLIST 等通用格式，对接 HSpice、ModelSim、Cadence Virtuoso 等主流仿真和设计工具进行后续验证。
企业版支持源代码授权选项，客户可在签署保密协议后获取完整源码，进行自主二次开发和深度定制。具体授权方式和价格请咨询商务团队。